# PATENT ABSTRACTS OF JAPAN

(11) Publication number

06-163983

(43) Date of publication of application: 10.06.1994

(51) Int. CI.

H01L 33/00 H01S 3/18

(21) Application number : 04-294582

(22) Date of filing:

JIEE KEE TOWAINAMU SHARP CORP (72) Inventor (71) Applicant

(54) QUANTUM WELL TYPE LIGHT-EMITTING ELEMENT

and the collector of a light-emitting element having at least a gate layer, agquantum welf (57) Abstract: PURPOSE: To modulate emission light wavelength by applying a bias voltage across the gate Eype collector layer and an emitter layer.

collector layer 4, an N-A10.5As emitter layer 5 and an N-GaAs layer 6 are constituted on a carriers are band recombined in the collector layer 4, and a light of specified wavelength electrode 8, the energy level of the quantum well of the collector layer 4 is changed, and injected from the emitter layer 5 to the quantum well of a collector layer 4. The charge ÖÖNSTITUTION: An N+-GaAs gate layer 2, an N-AIO.25/GaO.75/As barrier layer 3, a P+-GaAs collector electrode 8 of a quantum well type light-emitting element, charge carrier is is emitted. When a bias voltage is applied across a gate electrode 7 and the collector GaAs substrate 1. When a bias voltage is applied across an emitter electrode 9 and a the emission light wavelength from the quantum well is modulated.



**-EGAL STATUS** 

[Date of request for examination]

13, 10, 1999

BEST AVAILABLE COPY

## \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
  - \*\*\*\* shows the word which can not be translated.
    - 3.In the drawings, any words are not translated.

### CLAIMS

## [Claim(s)]

Claim 1] The quantum well type light emitting device characterized by having a gate layer, a quantum well type collector layer, and an emitter layer at least, and forming a gate electrode, a collector electrode, and an emitter electrode in the aforementioned gate layer, a collector layer, and an emitter layer, respectively, and forming the barrier layer between the aforementioned gate layer and a collector layer.

[Translation done.]

## \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- This document has been translated by computer. So the translation may not reflect the original precisely.
  - 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated

## DETAILED DESCRIPTION

[Detailed Description of the Invention]

00011

Industrial Application] this invention relates to the quantum well type light emitting device constituted from a semiconductor heterostructure by the detail more about a quantum well type light emitting device.

substrate of half-insulation. And the Au/germanium/nickel electrode 37 is formed in p+-GaAs substrate 31 rear face on the Au/Zn electrode 36 and the n+-Description of the Prior Art] as the example of the typical light emitting device [former] using the semiconducting crystal -- light emitting diode (Light Emitting Diode: Light Emitting Diode) and laser (Laser) etc. -- it is mentioned If forward voltage is impressed to semiconductor junction and a minority aluminum 0.25Ga 0.75As layer 34, and the n+-GaAs layer 35 are formed one by one on the p+-GaAs substrate 31 which is a compound semiconductor carrier is poured in, reunion with a majority carrier will happen by the joint, and light emitting diode and laser use the light emitted in that case. 0003] The conventional light emitting device is shown in drawing 5. The p-aluminum0.25Ga0.75As layer 32, the p+-GaAs layer 33, the n-GaAs layer 35 as an ohmic electrode, respectively.

ayer and the voltage of the forward direction is impressed, as shown in drawing 6. Semiconductor light emitting diodes including the above-mentioned light 0004] Thus, the formed light emitting device will emit the light of fixed wavelength, if a quantum well is formed in the p+-GaAs layer 33 which is a barrier emitting device and the luminescence wavelength of laser are usually the devices of two hardly uncontrollable electrodes except changing change of environmental temperature, or device current level.

[0005] this invention aims at offering the quantum well type light emitting device which can control luminescence wavelength, without changing change of environmental temperature, or device current level

19000

collector layer, and an emitter layer at least, and a gate electrode, a collector electrode, and an emitter electrode are formed in the aforementioned gate layer, Means for Solving the Problem] According to this invention, the quantum well type light emitting device by which it has a gate layer, a quantum well type a collector layer, and an emitter layer, respectively, and the barrier layer is formed between the aforementioned gate layer and the collector layer is offered. semiconductor substrates usually used as a substrate, such as Si, or GaAs, and InP, for example. Moreover, this substrate itself may form the gate layer etc. [0007] The gate layer, the collector layer, and the emitter layer are formed at least, and the quantum well type light emitting device of this invention has In addition, it is desirable in this case to form a gate layer, a collector layer, and an emitter layer on this GaAs substrate, using a GaAs substrate as a double hetero structure. These gates layer, a collector layer, and an emitter layer can be formed on compound semiconductor substrates, such as compound semiconductor substrate

http://www4.ipdl.jpo.go.jp/cgi-bin/tran\_web\_cgi\_ejje

graded layer which has inclination-composition can be formed between these barrier layer and a collector layer. As a gate layer, when the n+-GaAs layer 2 is high impurity concentration as abbreviation 1x1016-5x1017cm-3 and a collector layer When a p+-GaAs layer is used and p type high impurity concentration emitter layer I an AlGaAs layer desirable in the case of a GaAs layer, an AlGaAs layer, etc. Between a collector layer and an emitter layer, a buffer coat, the ayer, etc. Moreover, the barrier layer is formed between the gate layer and the collector layer, and a barrier layer has [ a gate layer, a collector layer, and an used n type high impurity concentration as abbreviation 1x1019-2x1018cm-3 and a barrier layer When an n-aluminum0.25Ga0.75As layer is used, n type uses an in-aluminum 0.5 Ga 0.5 As layer as abbreviation 5x1019-5x1018cm-3 and an emitter layer, as for n type high impurity concentration, abbreviation 00008] For example, when a GaAs substrate is used, as a gate layer, a collector layer, and an emitter layer, it is desirable to use a GaAs layer, an AlGaAs emitter layer, the thickness with which, as for the thickness of a gate layer, the thickness of about 200-500nm and a collector layer takes out the quantum |x1016-5x1017cm-3 are desirable. In this case, although not limited especially as thickness of each gate layer, a barrier layer, a collector layer, and an effect, for example, as for the thickness of about 500-1000nm and a barrier layer, and the thickness which is about 10nm or less and an emitter layer preferably have desirable about 100-200nm about 20nm or less.

I/Pt/Au, and Au/Zn can be used. The ohmic contact to a contact layer can be easily formed, if the ion implantation of the p type impurity is carried out to layer, and an emitter layer. Although it is not limited as an electrode material in this case especially if usually used as an electrode, Au/germanium/nickel, 0009] Moreover, in the quantum well type light emitting device of this invention, the ohmic electrode is formed on each class of a gate layer, a collector he field directly under a collector electrode.

device was formed, i.e., a collector layer, while decreasing, p type poured into each class of a gate layer, a collector layer, and an emitter layer or an n type 0010] Moreover, since light and current are confined in the barrier layer which is the parasitic capacitance of a device and in which the quantum well of a mpurity can be used.

etc. and it is not limited especially -- 0.5-5 -- it impresses about V Luminescence wavelength is controllable by impression of this bias voltage. In addition, if under the present circumstances, the case where the thickness of a collector layer is 20nm or less, for example although the bias voltage impressed between a electrode, the position of the energy level of a collector layer can be modulated and luminescence wavelength can be controlled. That is, by using the Stark effect, the position of the energy level of the quantum well currently formed in the collector layer is modulated, and luminescence wavelength is controlled [0011] In the quantum well type light emitting device which has the above structures, by impressing bias voltage between a gate electrode and a collector gate electrode and a collector electrode can be suitably changed with the thickness of the collector layer in which a quantum well is formed, composition, bias voltage impressed between a gate electrode and a collector electrode is enlarged, luminescence wavelength will be short-wavelength-ized, and uminescence wavelength will be formed into long wavelength if bias voltage is made small.

[0012] Moreover, the control method of the luminescence wavelength of the quantum well type light emitting device by this invention is applicable also to an optical-communication system. That is, since information is enciphered to a lightwave signal, it is possible to carry out frequency modulation of the

igitway orgina

quantum well type light emitting device of this invention ] (an emitter layer and gate layer), and this collector layer is the barrier layer of a device. Therefore, quantum well layer (collector layer) is formed between two large energy-gap semiconductor layers [ in / a multilayer semiconductor heterostructure / in the [Function] The quantum well type light emitting device of this invention has a gate layer, a quantum well type collector layer, and an emitter layer at least, respectively, and the barrier layer is formed between the aforementioned gate layer and the collector layer. That is, the narrow energy-gap semiconductor first, bias voltage is impressed to an emitter electrode and a collector electrode, and a charge carrier is poured into the quantum well by which the energy and a gate electrode, a collector electrode, and an emitter electrode are formed in the aforementioned gate layer, a collector layer, and an emitter layer, which is a collector layer was quantized from an emitter layer. In a collector layer, a charge carrier changes a radiation band, in order to carry out band ecombination. And in a quantum well, the light of predetermined wavelength is emitted through the cleavage plane of a semiconductor layer. 0014] A gate layer changes the energy level of the quantum well in a collector layer. That is, it is modulating the luminescence wavelength from a quantum ield will penetrate a collector layer and the configuration of a quantum well will be distorted. Thus, the position of the quantized energy level changes with well. If bias voltage is impressed between a gate electrode and a collector electrode, electric field occur between a gate layer and a collector layer, electric he impressed gate-collector bias.

in example 1 -- the composition of a quantum well type light emitting device is first explained based on drawing 1 The GaAs substrate 1 is used as a Example] The quantum well type light emitting device concerning this invention is explained.

1, the n-aluminum 0.5 Ga 0.5 As emitter layer 5, and the n+-GaAs layer 6 are formed one by one on the GaAs substrate 1. And the emitter electrode 9 formed by Au/germanium/nickel as an ohmic electrode on the gate electrode 7 formed by Au/germanium/nickel on the n+-GaAs gate layer 2, the collector electrode compound semiconductor substrate of half-insulation. The n+-GaAs gate layer 2, the n-aluminum0.25Ga0.75As barrier layer 3, the p+-GaAs collector layer 3 formed by Ti/Pt/Au on the p+-GaAs layer 4, and the n+-GaAs layer 6 is formed, respectively.

mpurity concentration of the aluminum 0.25Ga 0.75As barrier layer 3 is abbreviation 5x1016cm-3, for example, the thickness is 200nm. p type high impurity aluminum 0.5 Ga 0.5 As emitter layer 5 is abbreviation 5x1016cm-3, and the thickness is about 100nm. n type high impurity concentration of the n+-GaAs concentration of the p+-GaAs collector layer 4 is abbreviation 2x1019cm-3, and the thickness is about 5nm. n type high impurity concentration of the n-0016] n type high impunity concentration of the n+-GaAs gate layer 2 is abbreviation 5x1018cm-3, for example, the thickness is 500nm. n- n type high

oias voltage is impressed between the gate electrode 7 and a collector electrode 8, the energy level of the quantum well in a collector layer 4 will be changed, [0017] Thus, the energy-band view of the quantum well type light emitting device constituted is shown in drawing 2. In this example, when bias voltage is recombination. And in a quantum well, the light of predetermined wavelength is emitted through the cleavage plane of a semiconductor layer. Moreover, if impressed between the emitter electrode 9 and a collector electrode 8, a charge carrier is poured into the quantum well by which the energy which is a collector layer 4 was quantized from the emitter layer 5. In a collector layer 4, a charge carrier changes a radiation band, in order to carry out band and the luminescence wavelength from a quantum well will be modulated. ayer 6 is abbreviation 5x1018cm-3, and the thickness is 200nm.

Ga0.5 As barrier layer 13, the p+-GaAs collector layer 14, the p+-AIX Ga1-X As graded layer 15, the n-aluminum0.5 Ga0.5 As emitter layer 16, and the n+-GaAs layer 17 are formed one by one on the GaAs substrate 11. And the emitter electrode 20 formed by Au/germanium/nickel as an ohmic electrode on the [0018] The GaAs substrate 11 is used as a compound semiconductor substrate of example 2 half insulation. The n+-GaAs gate layer 12, the n-aluminum0.5 gate electrode 18 formed by Au/germanium/nickel on the n+-GaAs gate layer 12, the collector electrode 19 formed by Ti/Pt/Au on the p+-AIX Ga1-X As graded layer 15, and the n+-GaAs layer 17 is formed, respectively.

the thickness is 50nm. Moreover, 15 layers of this p+-AIX Ga1-X As graded layer are located between a collector layer 14 and the emitter layer 16, it applies 2x1019cm-3, and the thickness is about 5nm. p type high impurity concentration of the p+-AIX Gal-X As graded layer 15 is abbreviation 2x1019cm-3, and to a collector layer 14 and X is changing from the emitter layer 16 side to 0.20 in inclination from 0.25. This graded layer 15 prevents the reunion of charge carriers other than the barrier layer which is a collector layer 14 by functioning as a part of collector layer 14, decreasing resistance of a collector layer 14, aluminum 0.5 Ga 0.5 As emitter layer 16 is abbreviation 5x1016cm-3, and the thickness is about 10nm. n type high impurity concentration of the n+-GaAs [0019] n type high impunity concentration of the n+-GaAs gate layer 12 is abbreviation 5x1018cm-3, and n type high impunity concentration of the naluminum 0.5 Ga 0.5 As layer 13 is abbreviation 5x1016cm-3. p type high impurity concentration of the p+-GaAs collector layer 14 is abbreviation and making it easy that a charge carrier is poured into the quantum well which is a collector layer 14. n type high impurity concentration of the nayer 17 is abbreviation 5x1018cm-3.

0020] Thus, the energy-band view of the quantum well type light emitting device constituted is shown in drawing 4. Also in this example, if bias voltage is impressed between the gate electrode 18 and a collector electrode 19, the energy level of the quantum well in a collector layer 14 will be changed, and the

uminescence wavelength from a quantum well will be modulated

mpressing bias voltage between a gate layer and a collector layer, by the Stark effect, the energy level of the quantum well which is a collector layer can be ayer, a collector layer, and an emitter layer, respectively and the barrier layer is formed between the aforementioned gate layer and the collector layer By Effect of the Invention] According to the quantum well type light emitting device concerning this invention, it has a gate layer, a quantum well type ollector layer, and an emitter layer at least. Since a gate electrode, a collector electrode, and an emitter electrode are formed in the aforementioned gate hanged, and the luminescence wavelength from a quantum well can be modulated.

perating speed of it becomes possible. Furthermore, between gate-collectors, since it impresses any [a reverse bias or ] of a low forward bias they are, a 0022] Moreover, since collector-emitter voltage is fixable even if it modulates luminescence wavelength, an emitter current becomes fixed and the high ate current can realize the low input signal current and high operating speed by carrying out frequency modulation of the lightwave signal by the Stark ffect, when it becomes very small and this quantum well type light emitting device is used for an optical-communication system.

Translation done.]

### (19)日本国特許庁(JP)

### (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-163983

(43)公開日 平成6年(1994)6月10日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

技術表示箇所

H01L 33/00 H01S 3/18 A 7376-4M

FΙ

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特願平4-294582

(22)出願日

平成 4年(1992)11月 2日

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 ジェー、ケー、トワイナム

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 野河 信太郎

### (54) 【発明の名称】 量子井戸型発光素子

### (57)【要約】

【構成】 少なくともゲート層、量子井戸型コレクタ層及びエミッタ層を有し、前記ゲート層、コレクタ層及びエミッタ層にそれぞれゲート電極、コレクタ電極及びエミッタ電極が形成され、かつ前記ゲート層とコレクタ層との間にバリア層が形成されている量子井戸型発光素子。

【効果】 ゲートーコレクタ間にバイアス電圧を印加することによって、コレクタ層である量子井戸のエネルギー準位を変化させ、量子井戸からの発光波長を変調させることができる。また、発光波長を変調させても、コレクターエミッタ電圧を固定することができるので、エミッタ電流は一定となり、高操作速度が可能となる。さらに、ゲートーコレクタ間には、バイアス電圧を印加するので、ゲート電流は非常に小さくなり、この量子井戸型発光素子を光通信系に用いた場合には、低いインプット信号電流及び高操作速度を実現することができる。



### 【特許請求の範囲】

【請求項1】 少なくともゲート層、量子井戸型コレクタ層及びエミッタ層を有し、前記ゲート層、コレクタ層及びエミッタ層にそれぞれゲート電極、コレクタ電極及びエミッタ電極が形成され、かつ前記ゲート層とコレクタ層との間にバリア層が形成されていることを特徴とする量子井戸型発光素子。

### 【発明の詳細な説明】

### [0001]

【産業上の利用分野】本発明は量子井戸型発光素子に関 10 し、より詳細には半導体へテロ構造で構成されている量 子井戸型発光素子に関する。

### [0002]

【従来の技術及び発明が解決しようとする課題】従来より、半導体結晶を用いた代表的な発光素子の例として、発光ダイオード(Light Emitting Diode:LED)及びレーザ (Laser)等が挙げられる。発光ダイオード及びレーザは、半導体接合に順方向電圧を印加し、少数キャリアを注入すると接合部で多数キャリアとの再結合が起こり、その際に放出される光を利用するものである。

【0003】図5に従来の発光素子を示す。半絶縁性の化合物半導体基板である $p^+$  - GaAs基板31上にp-A10.25 Ga0.75 As 層32、 $p^+$  - GaAs 層33、n-A10.25 Ga0.75 As 層34及U  $u^+$  - GaAs 層35が順次形成されている。そして、オーミック電極として、 $p^+$  - GaAs基板31裏面にAu/Zn電極36、 $u^+$  - GaAs 層35上にAu/Ge/Ni電極37がそれぞれ形成されている。

【0004】このように形成された発光素子は、図6に示したように、活性層であるp・-GaAs層33に量 30子井戸が形成され、順方向の電圧を印加すると一定波長の光を放出する。上記の発光素子をはじめとする半導体発光ダイオード及びレーザの発光波長は、通常、環境温度の変化あるいはデバイス電流レベルを変化させる以外は、ほとんど制御することができない2電極のデバイスである。

【0005】本発明は、環境温度の変化あるいはデバイス電流レベルを変化させることなく発光波長を制御することができる量子井戸型発光素子を提供することを目的としている。

### [0006]

【課題を解決するための手段】本発明によれば、少なくともゲート層、量子井戸型コレクタ層及びエミッタ層を有し、前記ゲート層、コレクタ層及びエミッタ層にそれぞれゲート電極、コレクタ電極及びエミッタ電極が形成され、かつ前記ゲート層とコレクタ層との間にバリア層が形成されている量子井戸型発光素子が提供される。

【0007】本発明の量子井戸型発光素子は、少なくともゲート層、コレクタ層及びエミッタ層が形成されており、ダブルヘテロ構造を有している。これらゲート層、

コレクタ層及びエミッタ層は、例えば、通常基板として 用いられるSi等の半導体基板、又はGaAs、InP 等の化合物半導体基板上に形成することができる。ま た、この基板自身がゲート層等を形成していてもよい。 なお、この際、化合物半導体基板としてGaAs基板を 用い、このGaAs基板上にゲート層、コレクタ層及び エミッタ層を形成することが好ましい。

2

【0008】例えば、GaAs基板を用いた場合には、 ゲート層、コレクタ層及びエミッタ層としては、GaA s層、AIGaAs層等を用いることが好ましい。ま た、ゲート層とコレクタ層との間にはバリア層が形成さ れており、ゲート層、コレクタ層及びエミッタ層がGa As層、AlGaAs層等の場合には、バリア層はAl GaAs層が好ましい。これらバリア層とコレクタ層と の間、コレクタ層とエミッタ層との間には緩衝層、傾斜 的な組成を有するグレイデッド層等を形成することがで きる。ゲート層として、例えばnt -GaAs層2を用 いた場合には、n型不純物濃度は約1×1019~2×1 018cm3、バリア層としてn-Alo.25Gao.75As層 20 を用いた場合にはn型不純物濃度は約1×10<sup>16</sup>~5×  $10^{17} cm^3$ 、コレクタ層として $p^+$  -GaAs層を用い た場合にはp型不純物濃度は約5×10<sup>19</sup>~5×10<sup>18</sup> cm-3、エミッタ層としてn-Alo.5 Gao.5 As層を 用いた場合にはn型不純物濃度は約1×1016~5×1 O<sup>17</sup>cm<sup>-3</sup>が好ましい。その場合、各ゲート層、バリア 層、コレクタ層及びエミッタ層の膜厚としては特に限定 されるものではないが、例えば、ゲート層の膜厚は約5 00~1000nm、バリア層の膜厚は約200~50 0 nm、コレクタ層の膜厚は量子効果を出すだけの膜 厚、約20 nm以下、好ましくは約10 nm以下、エミ ッタ層の膜厚は約100~200 n mが好ましい。 【0009】また、本発明の量子井戸型発光素子におい て、ゲート層、コレクタ層及びエミッタ層の各層上には オーミック電極が形成されている。この際の電極材料と しては、通常電極として用いられるものであれば特に限 定されるものではないが、Au/Ge/Ni、Ti/P t/Au、Au/Znを用いることができる。コンタク ト層へのオーミックコンタクトは、コレクタ電極直下の

【0010】また、ゲート層、コレクタ層及びエミッタ層の各層に注入されているp型又はn型の不純物はデバイスの寄生容量の減少するとともに、デバイスの量子井戸が形成された活性層、つまり、コレクタ層に光及び電流を閉じ込めるために利用することができる。

領域にp型不純物がイオン注入されていれば容易に形成

40 することができる。

【0011】上記のような構造を有する量子井戸型発光 索子において、ゲート電極とコレクタ電極との間にバイ アス電圧を印加することによって、コレクタ層のエネル ギー準位の位置を変調させて発光波長を制御することが 50 できる。つまり、シュクルク効果を利用することによ

り、コレクタ層に形成されている量子井戸のエネルギー 準位の位置を変調させて発光波長を制御するものであ る。この際、ゲート電極とコレクタ電極との間に印加す るバイアス電圧は、量子井戸が形成されるコレクタ層の 膜厚、組成等により適宜変化させることができ、特に限 定されるものではないが、例えば、コレクタ層の膜厚が 20 n m以下の場合、0.5~5 V程度印加する。この バイアス電圧の印加により、発光波長を制御することが できる。なお、ゲート電極とコレクタ電極との間に印加 するバイアス電圧を大きくすれば、発光波長は短波長化 10 し、バイアス電圧を小さくすれば、発光波長は長波長化 する。

【0012】また、本発明による量子井戸型発光素子の 発光波長の制御方法は、光通信系にも応用することがで きる。つまり、情報を光信号に暗号化するため、光信号 を周波数変調して用いることが可能である。

### [0013]

【作用】本発明の量子井戸型発光索子は、少なくともゲ ート層、量子井戸型コレクタ層及びエミッタ層を有し、 ート電極、コレクタ電極及びエミッタ電極が形成され、 かつ前記ゲート層とコレクタ層との間にバリア層が形成 されている。つまり、本発明の量子井戸型発光素子は、 多層半導体へテロ構造における2つの広いエネルギーギ ャップ半導体層 (エミッタ層及びゲート層) の間に、狭 いエネルギーギャップ半導体量子井戸層(コレクタ層) が形成されており、このコレクタ層がデバイスの活性層 となっている。従って、まず、バイアス電圧がエミッタ 電極とコレクタ電極に印加され、電荷キャリアがエミッ 量子井戸に注入される。電荷キャリアはコレクタ層にお いて、バンド再結合するために放射バンドを変遷する。 そして、量子井戸において、半導体層の劈開面を通して 所定の波長の光を放射する。

【0014】ゲート層はコレクタ層における量子井戸の エネルギー準位を変化させる。つまり、量子井戸からの 発光波長を変調させることである。バイアス電圧がゲー ト電極とコレクタ電極との間に印加されると、ゲート層 とコレクタ層との間に電界が発生して、電界はコレクタ 層を貫通し、量子井戸の形状が歪む。このように、量子 40 化されたエネルギー準位の位置が、印加されたゲートー コレクタバイアスによって変化する。

### [0015]

【実施例】本発明に係る量子井戸型発光素子を説明す る.

### 実施例1

まず、量子井戸型発光素子の構成を図1に基づいて説明 する。半絶縁性の化合物半導体基板としてGaAs基板 1を用いる。GaAs基板1上にn\*-GaAsゲート

aAsコレクタ層4、n-Alo.5 Gao.5 Asエミッ 夕層5及びn\* - GaAs層6が順次形成されている。 そして、オーミック電極として、n<sup>+</sup> -GaAsゲート 層2上にAu/Ge/Niで形成されたゲート電極7. p<sup>+</sup> -GaAs層4上にTi/Pt/Auで形成された コレクタ電極8及びn+-GaAs層6上にAu/Ge /Niで形成されたエミッタ電極9がそれぞれ形成され ている。

【0016】n゚ーGaAsゲート層2のn型不純物濃 度は約5×10<sup>18 cm-3</sup>であり、例えば、その膜厚は50 Onmである。n- Alo. 25 Gao. 75 Asバリア層3の n型不純物濃度は約5×1016cm-3であり、例えば、そ の膜厚は200nmである。pt -GaAsコレクタ層 4のp型不純物濃度は約2×1019cm-3、その膜厚は約 5 n m である。 n - A 1 o. 5 G a o. 5 A s エミッタ層 5 のn型不純物濃度は約5×10<sup>16</sup>cm<sup>-3</sup>、その膜厚は約1 00nmである。n゚ーGaAs層6のn型不純物濃度 は約5×1018cm-3であり、その膜厚は200nmであ

前記ゲート層、コレクタ層及びエミッタ層にそれぞれゲ 20 【0017】このように構成される量子井戸型発光素子 のエネルギーバンド図を図2にしめす。この実施例にお いて、バイアス電圧がエミッタ電極9とコレクタ電極8 との間に印加されると、電荷キャリアがエミッタ層5か ら、コレクタ層4であるエネルギーが量子化された量子 井戸に注入される。電荷キャリアはコレクタ層4におい て、バンド再結合するために放射バンドを変遷する。そ して、量子井戸において、半導体層の劈開面を通して所 定の波長の光を放射する。また、ゲート電極7とコレク タ電極8との間にバイアス電圧が印加されると、コレク タ層から、コレクタ層であるエネルギーが量子化された 30 夕層4における量子井戸のエネルギー準位を変化させ、 量子井戸からの発光波長を変調させる。

### 【0018】実施例2

半絶縁性の化合物半導体基板としてGaAs基板11を 用いる。GaAs基板11上にn+-GaAsゲート層 12、n-Alo.5 Gao.5 Asバリア層13、p+-GaAsコレクタ層14、p\* -Alx Gal-x Asグ レイデッド層15、n-Alo.5 Gao.5 Asエミッタ 層16及びn<sup>+</sup> -GaAs層17が順次形成されてい る。そして、オーミック電極として、n+ -GaAsゲ ート層12上にAu/Ge/Niで形成されたゲート電 極18、p\* -Alx Gai-x Asグレイデッド層15 上にTi/Pt/Auで形成されたコレクタ電極19及 びn'-GaAs層17上にAu/Ge/Niで形成さ れたエミッタ電極20がそれぞれ形成されている。 【0019】n゚-GaAsゲート層12のn型不純物 濃度は約5×1018cm-3であり、n-A 10.5 Gao.5 As層13のn型不純物濃度は約5×1016cm-3であ る。p'-GaAsコレクタ層14のp型不純物濃度は 約2×10<sup>19</sup>cm<sup>-3</sup>、その膜厚は約5 n m である。p<sup>+</sup> -層2、n-Al<sub>0.25</sub>Ga<sub>0.75</sub>Asバリア層3、p<sup>+</sup>-G 50 Alx Ga<sub>1-X</sub> Asグレイデッド層15のp型不純物濃

【0020】このように構成される量子井戸型発光素子のエネルギーバンド図を図4にしめす。この実施例においても、ゲート電極18とコレクタ電極19との間にバイアス電圧が印加されると、コレクタ層14における量子井戸のエネルギー準位を変化させ、量子井戸からの発光波長を変調させる。

### [0021]

【発明の効果】本発明に係る量子井戸型発光素子によれば、少なくともゲート層、量子井戸型コレクタ層及びエミッタ層を有し、前記ゲート層、コレクタ層及びエミッタ層にそれぞれゲート電極、コレクタ電極及びエミッタ電極が形成され、かつ前記ゲート層とコレクタ層との間にバリア層が形成されているので、ゲート層とコレクタ層との間にバイアス電圧を印加することにより、シュタルク効果によって、コレクタ層である量子井戸のエネルギー準位を変化させ、量子井戸からの発光波長を変調させることができる。

【0022】また、発光波長を変調させても、コレクタ

-エミッタ電圧を固定することができるので、エミッタ 電流は一定となり、高操作速度が可能となる。さらに、 ゲート-コレクタ間には、逆方向バイアス又は低順方向 バイアスのいづれかを印加するので、ゲート電流は非常 に小さくなり、この量子井戸型発光素子を光通信系に用 いた場合には、シュタルク効果によって、光信号を周波 数変調することによって、低いインプット信号電流及び 高操作速度を実現することができる。

### 【図面の簡単な説明】

10 【図1】本発明に係る量子井戸型発光素子の発光波長の 制御方法で用いる量子井戸型発光素子を示す要部の概略 断面図である。

【図2】図1における量子井戸型発光素子のエネルギー バンド図である。

【図3】本発明に係る量子井戸型発光素子の発光波長の 制御方法で用いる別の量子井戸型発光素子を示す要部の 概略断面図である。

【図4】図3における量子井戸型発光素子のエネルギー バンド図である。ある。

20 【図5】従来の量子井戸型発光素子を示す要部の概略断 面図である。

【図6】図5における量子井戸型発光素子のエネルギー バンド図である。

### 【符号の説明】

2、12 ゲート層

3、13 バリア層

4、14 コレクタ層


5、16 エミッタ層

7、18 ゲート電極


30 8、19 コレクタ電極

9、20 エミッタ電極


【図1】




【図5】




【図2】



【図3】



【図6】



【図4】

